PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-241577

(43)Date of publication of application: 11.09.1998

(51)Int.CI.

H01J 11/02 G09F 9/30

G09F 9/30

(21)Application number: 09-045359

(71)Applicant: HITACHI LTD

(22)Date of filing:

28.02.1997

(72)Inventor: AKIBA YUTAKA

NOMA TATSUJI KAWAI MICHIFUMI USHIFUSA NOBUYUKI MURASE TOMOHIKO


SATO RYOHEI MATSUZAKI EIJI ISHIGAKI MASAHARU

(54) PLASMA DISPLAY PANEL AND DISPLAY DEVICE USING THE PANEL

(57)Abstract:

PROBLEM TO BE SOLVED: To stably perform all white/all black displaying on the full surface of a display panel by setting resistance values per unit length of a non- transparent electrode to be different between the center part of a display line and both end parts and distributing the resistance value of the center pat of be smaller than those of both end parts.

SOLUTION: Transparent electrodes 2–1 and 2–2 and non-transparent electrodes 3–1 and 3–2 are formed in sequence on a glass board 1, the transparent electrodes 2–1 and 2–2 being arranged in parallel by keeping a specified gap, and in electrodes 4–1 and 4–2 having display lines 16, the pattern shapes of the non-transparent electrodes 3–1 and 3–2 are changed with respect to line lengths 16. In other words, symmetrically to a center axis 13, a pattern width is changed to be increased from and end part of the center part, and a radio W2/W1 between the pattern width W of the points a7 and b8 of the end part and a maximum width W2 is



set to 1.5. Thus, by continuously increasing the pattern width in the vicinity of the center part of the display panel from the end part, a voltage reduction dependent on an electrode line position is suppressed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-241577

(43)公開日 平成10年(1998) 9月11日

(51) Int.Cl. 6	餞別記号	FI '		
H 0 1 J 11/02		H 0 1 J 11/02	В	
G09F 9/30	3 1 3	G 0 9 F 9/30	313A	
	3 4 3	•	343E	

審査請求 未請求 請求項の数20 OL (全 13 頁)


(21)出願番号	特願平9-45359	(71)出願人	000005108
			株式会社日立製作所
(22)出顧日	平成9年(1997)2月28日	·	東京都千代田区神田駿河台四丁目 6番地
		(72)発明者	秋庭 豊
	·		神奈川県横浜市戸塚区吉田町292番地株式
			会社日立製作所生産技術研究所内
		(72)発明者	野間 辰次
			神奈川県横浜市戸塚区吉田町292番地株式
			会社日立製作所生産技術研究所内
		(72)発明者	河合 通文
			神奈川県横浜市戸塚区吉田町292番地株式
			会社日立製作所生産技術研究所内
		(74)代理人	
			最終頁に続く

(54) 【発明の名称】 プラズマデスプレイパネル及びこれを用いた表示装置

(57) 【要約】

【課題】本発明は、電極ラインの低抵抗化を実現して、プラズマデスプレイパネル全面での全白/全黒表示を均一に表示発光させるための安定動作を確保することを目的とする。

【解決手段】本発明は、プラズマディスプレイパネルの 各表示ラインを均一に表示発光させるため、電極ライン の構造に抵抗値分布を形成して、電極ライン位置 x に依 存する電圧降下分を取り除くものである。



【特許請求の範囲】

【請求項1】絶縁基板上に第一の電極と第二の電極が表示ラインごとに互いに平行に対抗配置され、該第一の電極と該第二の電極がそれぞれ透明電極と該透明電極よりも抵抗率の小さい不透明電極とで形成されたプラズマデスプレイパネルであって、

該不透明電極の単位長さ当たりの抵抗値を、該表示ラインの方向に対して該表示ラインの中央部と両端部とで異ならせ、かつ該中央部の抵抗値が該両端部の抵抗値よりも小さくなるように分布させたことを特徴とするプラズマデスプレイパネル。

【請求項2】前記不透明電極の単位長さ当たりの抵抗値を前記表示ラインの該中央部を中心に対称に分布させたことを特徴とする請求項1記載のプラズマデスプレイパネル。

【請求項3】前記表示ラインの中央部の抵抗値を両端部の抵抗値に比べて約2/3倍にしたことを特徴とする請求項2記載のプラズマデスプレイパネル。

【請求項4】前記不透明電極の単位長さ当たりの抵抗値分布を前記表示ラインの中央部を中心として対称に直線分布としたことを特徴とする請求項1記載のプラズマデスプレイパネル。

【請求項5】前記不透明電極の単位長さ当たりの抵抗値分布を前記表示ラインの中央部を中心として対称に2次関数分布としたことを特徴とする請求項1記載のプラズマデスプレイパネル。

【請求項6】前記不透明電極の単位長さ当たりの抵抗値分布を前記表示ラインの中央部を中心として対称に不連続な階段上分布としたことを特徴とする請求項1記載のプラズマデスプレイパネル。

【請求項7】前記不透明電極の抵抗率を変化させて、前 記不透明電極の単位長さ当たりの抵抗値分布を形成する ことを特徴とする請求項4~6のいずれかに記載のプラ ズマデスプレイパネル。

【請求項8】前記不透明電極のパターン幅w、またはパターン厚tを変化させて、前記不透明電極の単位長さ当たりの抵抗値分布を形成すること特徴とする請求項4~6のいずれかに記載のプラズマデスプレイパネル。

【請求項9】前記不透明電極のパターン形状に孔、またはスリットを複数個設けて、前記不透明電極の単位長さ当たりの抵抗値分布を形成すること特徴とする請求項4~6のいずれかに記載のプラズマデスプレイパネル。

【請求項10】前記不透明電極のパターン形状に設けた孔、またはスリットを前記表示ラインの中央部を中心として対称に分布させたことを特徴とする請求項9記載のプラズマデスプレイパネル。

【請求項11】第一の絶縁基板上に第一の電極と第二の電極を表示ラインごとに互いに平行に対抗配置し、該第一の電極と該第二の電極をそれぞれ透明電極と該透明電極よりも抵抗率の小さい不透明電極とで形成した表示電

極群を有するパネル前面基板と、第二の絶縁基板上に該 第一の電極、該第二の電極と直交するように配置された アドレス電極群を有するパネル背面基板とからなるプラ ズマディスプレイパネルと、

該第一の電極、該第二の電極及び該第三の電極に対して 所定の駆動電圧波形を供給する駆動回路とを備えた表示 装置であって、

該不透明電極の単位長さ当たりの抵抗値を、該表示ラインの方向に対して該表示ラインの中央部と両端部とで異ならせ、かつ該中央部の抵抗値が該両端部の抵抗値よりも小さくなるように分布させたことを特徴とする表示装置。

【請求項12】前記不透明電極の単位長さ当たりの抵抗値を前記表示ラインの該中央部を中心に対称に分布させたことを特徴とする請求項1記載の表示装置。

【請求項13】前記表示ラインの中央部の抵抗値を両端 部の抵抗値に比べて約2/3倍にしたことを特徴とする 請求項12記載の表示装置。

【請求項14】前記不透明電極の単位長さ当たりの抵抗 値分布を前記表示ラインの中央部を中心として対称に直 線分布としたことを特徴とする請求項11記載の表示装 置。

【請求項15】前記不透明電極の単位長さ当たりの抵抗値分布を前記表示ラインの中央部を中心として対称に2次関数分布としたことを特徴とする請求項11記載の表示装置。

【請求項16】前記不透明電極の単位長さ当たりの抵抗値分布を前記表示ラインの中央部を中心として対称に不連続な階段上分布としたことを特徴とする請求項11記載の表示装置。

【請求項17】前記不透明電極の抵抗率を変化させて、前記不透明電極の単位長さ当たりの抵抗値分布を形成することを特徴とする請求項14~16のいずれかに記載の表示装置。

【請求項18】前記不透明電極のパターン幅w、またはパターン厚tを変化させて、前記不透明電極の単位長さ当たりの抵抗値分布を形成すること特徴とする請求項14~16のいずれかに記載の表示装置。

【請求項19】前記不透明電極のパターン形状に孔、またはスリットを複数個設けて、前記不透明電極の単位長さ当たりの抵抗値分布を形成すること特徴とする請求項14~16のいずれかに記載の表示装置。

【請求項20】前記不透明電極のパターン形状に設けた孔、またはスリットを前記表示ラインの中央部を中心として対称に分布させたことを特徴とする請求項19記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、情報処理端末や平 面型、壁掛けテレビ等に用いられるプラズマデスプレイ バネル及びそれを用いた表示装置に係り、特にプラズマ デスプレイパネル及びそれを用いた表示装置を安定動作 させる構造に関する。

[0002]

【従来の技術】プラズマディスプレイは、自己発光により表示を行うため、視野角が広く、表示が見やすい。また、薄型のものが作成できることや、大画面を実現できるなどの特徴を有しており、情報端末機器の表示装置や、高品位テレビジョン受像器等への応用が期待されている。

【0003】プラズマディスプレイは直流駆動型と交流 駆動型に大別される。このうち交流駆動型のプラズマディスプレイは、電極を覆っている誘電体の作用によるメモリ機能を有しており、輝度が高い。近年、保護膜の適用などにより実用に耐える寿命が得られるようになり、多用途のビデオ・モニタとして交流駆動型が実現されている。

【0004】図14に、実用化されたプラズマデイスプレイパネルの構造を示す部分斜視図を示す。このプラズマデイスプレイパネルは、互いに対向して配置された背面基板2及び前面基板1を備える。背面基板2は、前面基板1との間隙を一定に保つためのバリアリブ3aを備え、前面基板1と背面基板2とは、このバリアリブ3aを介して接続されている。なお、図14は、図を見やすくするために、前面基板1と背面基板2のバリアリブ3aとを分離して図示した。

【0005】前面基板1は前面ガラス板4上に表示電極 (透明電極) 61、71、バス電極 (不透明電極) 62、72、誘電体層8、およびMgO (保護膜) 9が形成 された構造となっている。背面基板2は背面ガラス板5上にアドレス電極14、バリアリブ3aおよび蛍光体層12が形成された構造となっている。そして、前面基板1と背面基板2とを、それぞれ電極の形成された面が対向するように、互いに平行に配置して張り合わせることにより、前面基板1と背面基板2の間に放電空間3fを形成している。なお、表示電極6、7とアドレス電極14とは、放電空間3fを挟んで直交するようにする。

【0006】このプラズマデスプレイパネルの断面図を、図15a~図15cに示す。図15aはアドレス電極14に平行で、基板1、2表面に垂直な平面で表示パネルの一部を切断した場合の断面図である。また図15bは、図15aのAの位置での断面図であり、その切断面は、アドレス電極14に垂直で、基板1、2表面に垂直な平面である。図15cは、図15aのBの位置での断面図であり、その切断面は、アドレス電極14に垂直で、基板1、2表面に垂直な平面である。なお図15a~図15cでは、図を見やすくするために、断面のみを図示し、画面奥に見えるであろう構成の図示は省略した。

【0007】図15b、図15cに示すように、両基板1、2との間は、表示電極61、71の組毎に、表示セ

ル (放電セルとも言う) が形成され、両基板 1、2とバリアリブ 3 aとにより放電空間 3 fが形成される。この放電セル内部には、蛍光体層 1 2 が形成されている。またセル内部の空間 3 fには放電ガスが封入されている。

【0008】この前面基板1の電極6、7と、背面基板2に形成されたアドレス電極14との間にパルス電圧を印加すると、前面基板1、背面基板2およびパリアリブ3aにより形成される各セル内3「に補助放電が発生する。この補助放電を利用して、各セル毎に前面基板1に形成されている平行した電極6と電極7を覆っている保護層9の表面に壁電荷を形成する。そしてこの壁電荷の形成されている電極6、電極7との間にパルス電圧を印加すると、主放電が発生する。この主放電により生ずる紫外線は、セル内部に塗布されている蛍光体12を発光させる。この表示パネルの表示は前面基板1を通して観察される蛍光体12からの光によるものである。

【0009】ここで示したプラズマデスプレイの従来例は、フラットパネル・デスプレイ1994(日経マイクロデバイス編、1993年)の第198頁~第201頁に記載されている。

【0010】ところで、プラズマデスプレイパネルは、全面に渡って全白/全黒表示を安定に動作させなければならない。このため、前述の放電セル3fの構造により決定される所定の動作マージン、例えば図16に示すようなアドレス電圧Vaとサステイン電圧Vsusとの関係を考慮して電極6、7の抵抗値等を設計している。

【0011】図16は、パネル面上の複数箇所(1)~(3)の放電セル(放電領域)の動作マージンを示したものである。例えば、それぞれの共通範囲となる斜線部分が全放電セルを正常に動作させることができる範囲になる。一般に放電セルには製造ばらつきがあり、それぞれが特有の放電特性(動作マージン)をもつ。各放電セルの製造ばらつきが大きければ、それだけ放電特性(パネル助作マージン)の領域が減少してしまう。例えば、図16では、所定のアドレス電圧値に対して電極6、7に印加するサステイン電圧Vsusが150[V]~170[V]の場合、全ての放電セルを正常動作させるには、電極6、7で生ずる電極間の電圧降下が20[V]以内におさまるように設計しなければならない。

【0012】以上から、パネル全面にわたって安定動作を確保するためには、通常、(1)放電セルの構造やそのばらつきで決まるパネルの動作マージン幅の増加、

(2) 電極6、7で生じる電極間の電圧降下△vの低減 が必要となる。

【0013】従来のプラズマデスプレイパネルでは、前述の電極6、7で生ずる電圧降下を抑制するために、透明電極である表示電極上に不透明電極である低抵抗なバス電極を設けた構造としている(特開平4-272634号公報)。すなわち、低抵抗なバス電極を設けること

で電極6、7全体の抵抗を抑制し、電極6、7で生じる 電極間の電圧降下△vの低減している。なお、この電極 構造は、その幅、厚みをほぼ一定に形成しており、単位 長さ当たりの抵抗値を変化させずに形成している。

[0014]

【発明が解決しようとする課題】このような従来技術により電圧降下を抑制するには、より低抵抗な材料を選定するか、電極幅もしくは電極厚を拡大することが一般に考えられる。

【0015】しかし、バス電極を低抵抗な材料により形成しても、既存の材料による低抵抗化には限界がある。また、電極幅を拡大しても、バス電極は不透明な材料により形成されているので、電極幅を広くするほど表示に寄与しない領域が増加してしまい、表示パネルの開いてしまい、表示パネルの開いても、エッチング等によるパターンの形成精度低下や低、エッチング等によるパターンの形成精度低下の低下)、膜厚の放電特性へ及ぼす影響等の問題がある。以上のように、従来の単位長さ当たりの抵抗値をほぼったとした電極構造では、その低抵抗化には限界がありに設計することは容易ではなかった。放電セルが動作マージン内で動作しなければ、その領域は点灯しないので、画質は劣化してしまう。

【0016】本発明は、このような問題点を解決するものであり、表示パネル全面で安定した全白/全黒表示を可能とする新規なプラズマデスプレイパネルおよびこれを用いた表示装置を提供することにある。

式 (7)、式 (8) で与えられ、

[0017]

【課題を解決するための手段】まず、発明者らは、上記 従来技術の問題点を解決するために、電極6、7間で生 ずる電極間電圧△Vの解析モデルを作成し、電極6、7 間の電位分布について検討した。

【0018】その結果、電極間電圧 Δ Vが、駆動回路の有する内部抵抗 R_0 と電極6、7の有するライン抵抗 r_0 ・」に関係する電圧降下分(Δ V $1+\Delta$ V2)と、電極6、7のライン位置x(電極の両端をx=0、1とし、 $0 \le x \le 1$)に依存する電圧降下分 Δ V3とから成り立っていることが判明した。特に、電圧降下分 Δ V3の最大値 Δ Vmaxはライン抵抗による電圧降下分の半分に相当し無視できない量である。

【0019】この解析内容を図12、図13を用いて説明する。

【0020】図12は、電極間電圧 Δ Vの解析モデルを示しており、X-Y電極からなる1表示ラインで全セルを点灯させた場合(全白表示)の等価モデルである。ここで、idは放電電流、r0は単位長さ当たりのライン抵抗(パス電極抵抗)、Iは表示ラインの長さ、R0は駆動回路の内部抵抗、V0は表示パルス電圧(サスティン電圧)である。Va、Vbは両電極電圧であり、電極間電圧 Δ VはVa-Vbで与える。

【0021】このような解析モデルから、以下の離散化式および微分方程式が成り立つ。

[0022]

【数1】

【数 7 】

$$\begin{array}{c} [a, k-1+l_{b,k-1}=l_{d} \quad ------ \stackrel{?}{\sim} \stackrel{?}{\sim} \stackrel{?}{\sim} 1 \\ [0023] & [数2] \\ [0024] & [数3] \\ [b, k-1=(V_{b,k-1}-V_{b,k})/Y_{0}----- \stackrel{?}{\sim} 2 \\ [0025] & [数4] \\ V_{a,k} - V_{b,k} = (l_{a,k-1}-l_{a,k}) \cdot Y_{d}--- \stackrel{?}{\sim} 4 \\ [0026] & [0027] \quad \text{theometric model of the proof of the p$$

Va(0)=Vo (= Vo-Ro·id) ----- 成7

$$\frac{d\nabla_{b}(l)}{dz} = 0 \quad ---- \quad \text{式 8}$$

【0032】Vmi(x)=Vb(x)の場合は式(9)、式(1

[0033]

0) で与えられる。

【数 9 】

$$\frac{d\nabla_b(0)}{dx} = 0 \quad ---- \approx 9$$

[0034]

【数10】

Vb(1) = 0 ----- 式/

に依存する。

【0036】これらを解き、電極間電位差 $\triangle V(x) = Va(x) - Vb(x)$ を求めると、式(11)のようになる。

【0037】 【数11】

【0035】この時、定数id、rd、r²は、解析モデル

$$\Delta \nabla(x) = \nabla_{\alpha}(x) - \nabla_{\beta}(x)$$

=
$$\nabla_0 - \frac{1}{2} r_0 \cdot id \{ l + 2 g(x) \}$$
 ---- $\vec{x}/1$

但し

$$g(x) = \frac{1}{r} \left[\left\{ \frac{1 - exp(-r_x)}{1 - exp(-r_x)} \right\} - \left\{ \frac{1 - exp(r_x)}{1 - exp(r_x)} \right\} \right]$$

【0038】この場合、γが十分に零に近い場合、近似式 (12) が得られる。

[0039]

【数12】

$$g(x) = \frac{x(\ell-x)}{\ell} - - - \vec{x}/2$$

【0040】従って、g(x)、 △V(x)は図17に示すような特性を持つ。

【0041】この特性をグラフ化したものが図13である。図13は、図12に示す等価回路の解析結果であり、図13aはX電極の電極電圧Vaと表示ラインのライン位置x、Y電極の電極電圧Vbと表示ラインのライン位置xとの関係を、図13bは電極間電圧△V(Va-Vb)と表示ラインのライン位置xとの関係を示している。

【0042】このように、電極間電圧△Vは、3種類

 $((1) \sim (3))$ の電圧成分から構成されている。図中に示す (1)、(2) の領域は、それぞれ駆動回路の内部抵抗Ro、ライン抵抗ro·lに関係する電圧降下分である。Voは、サスティン電圧<math>Voから駆動回路の内部抵抗Roでの電圧降下分Ro·id $[=\Delta V1]$ を差し引いた値である。ライン抵抗ro·lと放電電流 idの積の2分の1 $[=\Delta V2]$ が図中の (2) を領域を示す。 (1)、

(2)の領域はいずれもライン位置xに対して一定である。

【0043】これに対して、図中の(3)の領域は電極のライン位置xに依存する電圧降下分(変化分) $[= \triangle V$ 3]であり、近似的 $(ro/rd \ll 1)$ にxの2次関数になり最大値 ΔV maxは図中に示すように $(ro\cdot l\cdot id)$ /4となる。これは、(2)の電圧降下分 $(ro\cdot l\cdot id)$ /2 $[= \Delta V2]$ の半分に相当する。

[0044] 従って、電極間電圧△V(x)は、△V1、

 $\Delta V 2$ 、 $\Delta V 3$ の成分から、以下の式(1 3)で表され

[0045]

る。

 $\triangle V(x) = v_0 - (\triangle V_1 + \triangle V_2 + \triangle V_3)$

 $=v_0-\{(r_0\cdot l\cdot i_0)/2\}\cdot\{1+2g(x)/l\}$

 $=v_0-\{(r_0\cdot l\cdot i_0)/2\}\cdot\{1+(2_x/l)\cdot(1-x/l)\}$ (1 3)

但し、関数g(x)は、

$$g(x) = (1/\gamma) \cdot [\{1 - \exp(-\gamma \cdot x)\} / \{1 - \exp(-\gamma \cdot l)\} - \{1 - \exp(\gamma \cdot x)\} / \{1 - \exp(\gamma \cdot l)\}]$$

で表され、

を用いた。

 $\gamma^2 = 2 \text{ ro/rd} \ll 1$ … (15) の条件の基で、

 $g(x) = x \cdot (1 - x / 1)$

【0046】このように、電極間電圧△V(x)は、

(3) の領域が存在することにより、表示ラインの電極 ライン位置xに依存する電圧降下分(変化分)が存在 し、表示ラインの両端 (x = 0, 1) で最大値、表示ラ インの中央部 (x=1/2) で最小値をとることが明ら かとなった。

【0047】そこで、本発明は、電極間電圧△V(x)に 発生する電極ライン位置xに依存する電圧降下分△V3 を取除、もしくは抑制することで上記目的を達成する。

【0048】すなわち、絶縁基板上に第一の電極と第二 の電極が表示ラインごとに互いに平行に対抗配置され、 該第一の電極と該第二の電極がそれぞれ透明電極と該透 明電極よりも抵抗率の小さい不透明電極とで形成された プラズマデスプレイパネルであって、該不透明電極の単 位長さ当たりの抵抗値を、該表示ラインの方向に対して 該表示ラインの中央部と両端部とで異ならせ、かつ該中 央部の抵抗値が該両端部の抵抗値よりも小さくなるよう に分布させることで上記目的を達成する。

【0049】もしくは、第一の絶縁基板上に第一の電極 と第二の電極を表示ラインごとに互いに平行に対抗配置 し、該第一の電極と該第二の電極をそれぞれ透明電極と

$$ro(x) = ro/{1 + (2 x/1) \cdot (1 - x/1)}$$

$$= {\rhoo/(wo \cdot to)}/{1 + (2 x/1) \cdot (1 - x/1)} \dots (16)$$

但し、 ρ 0、w0、toは、ライン位置x=0、1(実効的 な表示ラインの両端)における電極ラインの抵抗率、パ ターン幅、パターン厚さを示す。

$$\triangle V(x) = V_0 - (r_0 \cdot l \cdot i_0) / 2$$

となる。これにより、上記電圧降下分△V3は取り除か れ、ライン位置xに対して一定値となる。

【0056】電極ライン位置xに依存する電圧降下分△ V3を取り除くことができれば、それだけ電極間の電位 降下を抑制することができるので、全放電セルを好適な 動作マージン内で動作させることが容易となり、表示パ ネル全面で安定した全白/全黒表示を実現することがで きる。従来のように単にバス電極を設けた場合、その材 該透明電極よりも抵抗率の小さい不透明電極とで形成し た表示電極群を有するパネル前面基板と、第二の絶縁基 板上に該第一の電極、該第二の電極と直交するように配 置されたアドレス電極群を有するパネル背面基板とから なるプラズマディスプレイパネルと、該第一の電極、該 第二の電極及び該第三の電極に対して所定の駆動電圧波 形を供給する駆動回路とを備えた表示装置であって、該 不透明電極の単位長さ当たりの抵抗値を、該表示ライン の方向に対して該表示ラインの中央部と両端部とで異な らせ、かつ該中央部の抵抗値が該両端部の抵抗値よりも 小さくなるように分布させることで上記目的を達成す

..... (14)

【0050】この場合、前記不透明電極の単位長さ当た りの抵抗値を前記表示ラインの該中央部を中心に対称に 分布させることが好ましい。

【0051】また、前記表示ラインの中央部の抵抗値を 両端部の抵抗値に比べて約2/3倍にすることが好まし

【0052】また、前記不透明電極の単位長さ当たりの 抵抗値分布を前記表示ラインの中央部を中心として対称 に直線分布、もしくは2次関数分布、もしくは不連続な .階段上分布とすることが好ましい。

【0053】一方、上記電圧降下分△V3を取り除くに は、電極のライン抵抗 ro(x)を式(16)のように設 定することが好ましい。

[0054]

【0055】このように、電極のライン抵抗自体を電極 ライン位置によって異ならせれば、式(13)の電極間 電圧 ΔV(x)は、

..... (17)

質、形状等により前述の(1)、(2)の電圧降下分を 低減することはできるが、電極ライン位置xに依存する 電圧降下分(3)を効果的に取り除くことはできない。 【0057】このような電極は、実際にはパターン幅、 パターン厚さ、抵抗率の少なくとも1つをライン位置x に対して異ならすことで実現することができる。

【0058】ここで、ライン抵抗値 roを式(18) に 示すライン位置 x の関数として表すと、式(16)、式 (18) から式 (19) が導かれる。

 $r_0(x) = \rho(x) / \{w(x) \cdot t(x)\}$ (18)

但し、w(x)、t(x)、及び $\rho(x)$ は、各々電極のライ ン位置xに対するパターン幅、パターン厚さ、及び抵抗

率を示す。ライン位置xは、0≤x≤1の範囲をとる。 [0060]

 $\{w(x)/w_0\}\cdot\{t(x)/t_0\}/\{\rho(x)/\rho_0\}$

 $= 1 + (2 \times /1) \cdot (1 - \times /1)$

 $= 3/2 - 2(x/1 - 1/2)^{2} \cdots (19)$

[0059]

従って、ライン位置xに対して、パターン幅w(x)を変 化させる場合は、式(20)を満足するような電極パタ ーンを形成することが好ましい。 [0061]

 $w(x)/w_0 = 3/2 - 2(x/l - 1/2)^2$ (20)

また、パターン厚さ t(x)を変化させる場合は、式(2

[0062]

ましい。

1)を満足するような電極パターンを形成することが好

 $t(x)/t_0 = 3/2 - 2(x/l-1/2)^2$ (21)

また、抵抗率ho(x)を変化させる場合は、式(22)を

67.

満足するような電極パターンを形成することが好まし

[0063]

 $\rho(x)/\rho_0 = 3/2 - 2(x/1-1/2)^2$ (22)

[0064]

【発明の実施の形態】本発明の実施例を以下に説明す る。

【0065】図1は、本発明の一実施例であり、プラズ マディスプレイ装置の表示ラインに用いる電極構造の平 面図を示す。

【0066】図1は、透明なガラス基板1上に、例えば ITO膜で形成された透明電極2-1、2-2と、透明 電極2-1、2-2よりも抵抗率 ρ の小さい例えば、Cr/Cu/Crの金属積層膜で形成された不透明電極3 -1、3-2を順に形成した電極4-1、4-2の平面 形状を示す。電極4-1、4-2は透明電極2-1、2 - 2 が一定のギャップ長g 5 を形成する様に平行に対抗 配置して表示ラインのライン長さ16を形成している。

【0067】そして、不透明電極3-1、3-2のパタ ーン形状は、不透明電極3-1、3-2間のギャップを 一定としたままで、点a 7と点b 8との距離で示すラ イン長さ16に対してパターン幅wを変化させている。 点a 7と点b 8のパターン幅wは、引き出し線9-1、9-2と等しいパターン幅w1 10をもつが、この 条件は必ずしも必要ではない。一方、点a 7と点b 8 の中点となる点c 11でのパターン幅wは、点a 7、 点b 8のパターン幅wl 10よりも大きく、最大値w2

12をもつ。この時、表示ラインのライン長さ16に 対する任意の位置におけるパターン幅の形状は、点c 11の位置に配置した中心軸13に対して対象に変化さ せることが好ましい。

【0068】不透明電極3-1、3-2のパターン幅 比:w/wlの変化は、不透明電極3-1、3-2の電 極間電圧△V(x) のライン位置xの依存性を理想的に 打ち消すために式(20)を満足させ、パターン幅比: w2/w1は1.5となるように、例えばw1が100μm の場合、w2を150 μ mに設定することが好ましい。パ ターン幅比:w2/w1は1.5の値からずれると電極間 電圧 $\triangle V(x)$ のライン位置xの依存性が現れるため、 パターン形成精度等から数十%以内に設計する。この場 合ライン位置xの原点(x=0)を点a 7とし、点b 8をx=1とし、基準のパターン幅woをパターン幅w1 11と等しくして設計する。

【0069】このように、表示パネルの中央部付近のパ ターン幅を端部から連続的に増加させることで、電極ラ イン位置に依存する電圧降下を抑制することができる。 特に、式(20)を満足するような電極形状にすれば、 理想的には電極ライン位置に依存する電圧降下を取り除 くことができる。

【0070】但し、電極ライン位置に依存する電圧降下 は、端部よりも中央部分の方が大きいことが解析結果よ り判明しているので、式(20)を満足せずに、表示パ ネルの中央部分に配置された所定の放電セル群に対して パターン幅を拡大するだけでも効果はある。

【0071】また、図1では、対向する不透明電極3-1、3-2間のギャップを一定にしたままで、パターン 幅を増加させており、放電セルの安定した諸特性を得る ことができる。

【0072】図1では、パターン形状を曲線的(二次関 数分布)に形成しているが、図2、図3に示すように、 段階的(段階状分布)もしくは直線的(直線分布)なパ ターン形状であっても問題はない。特に、図2に示すパ ターン形状において、いくつかの放電セル単位でパター ン幅を段階的に異ならせてやれば、放電セル内に位置す る不透明電極の幅をほぼ均一にでき、さらに安定した放 電特性を得ることができる。

【0073】なお、前述の直線的もしくは段階的なパタ ーン形状では、式(20)を近似して形成することが好

【0074】また、不透明電極3-1、3-2間のギャ ップは一定でなくとも、図4に示すような不透明電極3 -1、3-2が対向する側のパターン幅を変化させても 良い。当然、不透明電極の両側のパターン幅を変化させ ても問題はない(図示せず)。

[0075] 次に、不透明電極3-1、3-2の一方に のみパターン幅wの変化を与える場合を説明する。

 $w(x)/w_0 = 2 - 4(x/l - 1/2)^2$ (23)

式 (23) から、電極間電圧△V(x) のライン位置 x の依存性を打ち消すには、パターン幅比:w2/w1を 1. 5から2. 0に増加させる必要がある。

【0078】これにより、ライン中央部の単位長さ当た りの抵抗値 roは、ライン両端の場合に比べて2/3か ら1/2へと更に大きく減少する。

【0079】これまではパターン幅wを可変として電圧 降下分を抑制することを説明したが、構造プロセスの設 計面からは、パターン厚さ t 、抵抗率ρを個々に、或い はパターン幅も含めてこれらを同時に変化させても良 い。例えば、パターン厚さ t を可変とする場合、選択工 ッチング等を用いて、段階的に厚くなるように形成すれ ばよい。

【0080】次に、本発明の電極形状を用いたプラズマ デスプレイパネル及び表示装置の構造を説明する。

【0081】図5は、図1の電極構造におけるA-A' 線での断面図を示す。

【0082】透明なガラス基板1の上に透明なSiO2 の下地膜14 (図1の平面図では、省略)とITO膜の 透明電極 2 - 1 、 2 - 2 が形成され、その上に抵抗率 p の小さいCr/Cu/Crの金属積層膜の不透明電極3 -1、3-2が数 μ m程度形成される。この時の不透明 電極 3-1、3-2のパターン幅w15、パターン厚さ t 16は、式 (19) または式 (20) を満足してい る。この不透明電極3-1、3-2が形成された後、壁 電荷を蓄積する厚膜(薄膜の場合もある)の誘電体層 1 7、2次電子放出係数が大きく耐スパッタ性に優れたM g〇膜の保護層18が順に形成される。図6は、図1に 示した本発明の電極構造を用いた一実施例であり、プラ ズマディスプレイパネル19の電極ライン配置構造の平 面図を示す。パネル前面基板上に形成したX電極20、 Y電極21とパネル背面基板上に形成したA電極22と が互いに直交している状態を示す。

【0083】Y電極21は、(Y)スキャン電極として駆 動するためVGAパネルの場合、ダミー電極等を除いて 21-1から21-480の480本が形成される。-方、X電極20の場合、共通電極として同時駆動するた め、全てのY電極21-1、から21-480に対応し た480本の電極ラインが電気的に接続されて形成され る。A電極22は、RGB表示をアドレスするため、V GAパネルでは640画素、1920 (RGB×3) セ ル分の22-1から22-1920までの1920本が 形成される。A電極22の取り出し端子がプラズマディ スプレイパネル19の両サイドに形成されているが、片 側のみから取り出す場合もある。

【0076】この場合、式(20)から導かれる次式を 用いる。

[0077]

【0084】図1に示した電極構造は、一点鎖線で囲ん だ表示ライン23の部分を示し、X電極20の一ライン とY電極 20-3の一ラインで構成される。表示ライ ン23に対してA電極 22を直交配置させることによ りセル空間が形成されている。

【0085】図7は、図1に示した本発明の電極構造を 用いた一実施例であり、図6におけるプラズマディスプ レイパネル19のA電極22上に引いたB-B'線にお ける断面図を示す。

【0086】Yスキャン方向の1セル領域24に着目す ると、透明なガラス基板28からMgO膜の保護層36 までを含むパネル前面基板25と、ガラス基板37から 誘電体層35-2までを含むパネル背面基板26とは、 放電空間を確保する働きを兼ねた隔壁(図7では図示さ れない。図8の断面図に示す)により隔壁高され27を 隔てて対抗配置される。隔壁高され27は、蛍光体厚さ を考慮して、100~200µmで適正化される場合が

【0087】透明なガラス基板28上に、透明なSiO 2の下地膜29-1を形成し、その上にX電極30とY 電極31を構成する透明なITO膜32-1、32-2 と不透明なCr/Cu/Crの金属積層膜33-1、33 2を形成している。X電極30とY電極31の間の放 電開始電圧Vxyは、主としてITO膜32-1、32-2 で形成される放電ギャップ長さg34に依存してい る。X電極30とY電極31の上には、壁電荷を蓄積し 電極間の絶縁性を確保するため厚膜プロセスによる誘電 体層35-1を10~20μm程度形成している。更 に、その上に2電子放出係数γが大きく耐スパッタ性に 優れたMg〇膜の保護層36が形成されている。特に、 Mg〇膜の膜応力を緩和するため、材質やプロセス条件 を考慮した多層構造により誘電体層35を形成する場合 もある。

【0088】同様にして、ガラス基板37上に、透明な Si〇2の下地膜29-2を形成し、その上に不透明な Cr/Cu/Crの金属積層膜からなるA電極38と厚膜 プロセスによる誘電体層35-2が順に形成される。

【0089】誘電体層35-2を形成したパネル背面基 板26上に、図示されない隔壁(図8の断面図に示す) を形成し、更にこの隔壁側面と隔壁の配置されない誘電 体層35-2の表面上に表示発光に必要な蛍光体39を 形成している。

【0090】蛍光体まで形成したパネル背面基板26と パネル前面基板25とを、3電極セル構造がパネル全面 に対して均一かつ精度よく形成されるように一体化組立 てを行い、一定のNe-Xeガス (200torr) を封 入する気密封止の基でプラズマディスプレイパネル19 が製作される。

【0091】X電極30とY電極31の2電極間にパルス電圧を印加し、維持放電に伴って発生する紫外線40が蛍光体39を励起し可視光を出している。

【0092】図8は、図6におけるプラズマディスプレイパネル19のY電極21上に引いたC-C 線における断面図を示す。

【0093】アドレス方向の1画素領域41に着目すると、3セルRGB分の放電空間42-1、42-2、42-3を形成し、図4に示した断面構造と同様に透明なガラス基板28からMgO膜の保護層36までを含むパネル前面基板25と、ガラス基板37から誘電体層35-2までを含むパネル背面基板26とは、放電空間42を確保する働きを兼ねた誘電体隔壁43-1、43-2、43-3、43-4により隔壁高さh27を隔てて対抗配置されている。

【0094】図9は、プラズマディスプレイパネル19を駆動する表示装置のブロック図を示す。

【0095】表示装置の基本構成は、パネル、駆動回路、制御回路、及び電源回路で与えられ、X電極20、Y電極21、及びA電極22からなる表示ライン23を形成したプラズマディスプレイパネル19と、表示ライン23に対して壁電荷を用いた各電極間の書き込み放電と維持放電(サスティン放電)による発光表示を行うための各種駆動電圧波形を印加する駆動回路と、表示データを転送して前記駆動回路を制御する制御回路と、前記駆動回路に必要な各種内部電圧を発生させるDC/DCコンバータの電源回路を備えている。

【0096】駆動回路は、X、Yのサスティンパルス発生器44-1、44-2とモノリシックLSIドライバを用いたスキャンドライバLSI列45、アドレスドライバLSI列46-1、46-2からなる。スキャンドライバLSI列45は、Yのサスティンパルス発生器44-2に重ねるため基準電圧をシフトさせるフローティング方式をとり、制御信号をホトカプラ47を通して伝送する。コントロール回路48は、ゲートアレイとフレームメモリで構成される。また、DC/DCコンパータ49は、サステイン電圧Vsを基に駆動波形に必要な各種内部電圧Vwi、Vajを発生させている。

【0097】以上のような、本発明の電極構造を用いたプラズマデスプレイパネルおよび表示装置は、X電極とY電極の2電極間にパルス電圧を印加して放電発光させた場合に発生する電極間電圧(電位差) ΔV(x)のライン位置xの依存性を取り除くことができるので、もしくは抑制することができるので、全放電セルの動作マージンを容易に確保することができ、表示パネル全面で安定した全白/全黒表示が可能となる。特に、従来に比べてそのほぼ7割の動作マージンでの設計が可能となるの

で、これによる設計上の効果は大きい。ここで7割とは、図13に示すライン位置xに依存する電圧降下分を削除した値である。

【0098】次に、図6に示すプラズマディスプレイ1 9の表示ライン23に用いる他の電極構造を図10に示 す。これは、単位長さ当たりの抵抗値 r o(x)を、不透 明電極57、58の中に形成した抜き取り孔60(60 -1、60-2、……)の個数分布により式(16) を満足するように設定したものである。孔60の形状寸 法、個数をセル寸法以下のピッチで形成することによ り、単位長さ当たりの抵抗値 ro(x)の精度を向上させ ている。この場合に発生する電極間電圧(電位差)△Ⅴ (x)は、ライン長さ61の両端 (x=0,1) の電位差 が増加して中央 (x=1/2) の電位差と等しくなる。 つまり、電圧シフト量を増加させて電極間電圧(電位 差) $\Delta V(x)$ のライン位置xの依存性を取り除いてい る。当然ながら、同様にして、ライン長さ61の領域に おいて、パターン厚さ toや抵抗率ρoを増加させてもよ 61.

【0099】この他にも、図11に示すように、各々の電極を形成する不透明電極64、65のパターンの中に形成した矩形形状の抜き取り166 (65-1、65-2、……) の大きさを段階的に可変として設けても同様の効果が得られる。

【0100】 このように、不透明電極パターンに孔を設けることで、電極パターンの抵抗値を可変とすることができ、これにより電極間電圧(電位差) $\Delta V(x)$ のライン位置xの依存性を除去、もしくは抑制することができる。

【0101】なお、本発明は、これまで説明してきた電極構造に限定されるものではなく、電極間電圧(電位差) $\Delta V(x)$ のライン位置 x 依存性の除去、もしくは抑制することができる構造であれば良い。従って、不透明電極 3-1、3-2 に比較して透明電極 2-1、2-2 の抵抗率 ρ を無視できない場合は両方の電極構造(材質含)を考慮して設定しても問題はない。すなわち、透明電極 2-1、2-2 に前述の構造を適用しても問題はない。

[0102]

【発明の効果】以上、説明してきたように、本発明は、 X電極とY電極の2電極間にパルス電圧を印加して放電 発光させた場合に発生する電極間電圧(電位差) ΔV (x)のライン位置x 依存性を取り除く、もしくは抑制す ることができるので、プラズマディスプレパネルやこれ を用いた表示装置の安定動作を実現することができる。

【図面の簡単な説明】

【図1】本発明の電極構造を示す平面図。

【図2】本発明の電極構造を示す平面図。

【図3】本発明の電極構造を示す平面図。

【図4】本発明の電極構造を示す平面図。

【図5】本発明の電極構造を示す断面図。

【図 6】 本発明のプラズマディスプレイパネルを示す平 面図。

【図7】本発明のプラズマディスプレイパネルを示す断面図。

【図8】本発明のプラズマディスプレイパネルを示す断 面図。

【図9】本発明のプラズマディスプレイパネルを駆動する駆動回路を示したブロック図。

【図10】本発明の電極構造を示す平面図。

【図11】本発明の電極構造を示す平面図。

【図12】本発明の解析モデルを示す図。

【図13】本発明の解析結果を示す図。

【図14】従来のプラズマデスプレイパネルを示す斜視 ™

【図15】従来のプラズマデスプレイパネルを示す断面図。

【図16】放電セルの動作特性を示す図。

【図17】本発明の解析結果を示す図。


【符号の説明】

1:透明なガラス基板

2:透明電極

【図1】

图 1



【図12】

 $V_{0} \bigotimes_{X=0}^{i.d} V_{01} \stackrel{V_{01}}{\longrightarrow} V_{01} \stackrel{V_{01}}{\longrightarrow} V_{04} \stackrel{V_{04}}{\longrightarrow} V_{0$

3:不透明電極

5、34:ギャップ長さg

6:ライン長さ

10:パターン幅wl

12:パターン幅w2

13:中心軸

16: パターン厚さ t

17、35:誘電体層

18、36:保護層

19:プラズマディスプレイパネル

20、30、50、55、62、67:X電極

21、31、51、56、63、68:Y電極

22:A電極

24:1セル領域

25:パネル前面基板

26:パネル背面基板

27:隔壁高さh

39:蛍光体

40:紫外線


41:1画素領域


42:放電空間


43:誘電体隔壁

【図2】


2 2












【図15】



フロントページの続き

(72)発明者 牛房 信之

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

(72)発明者 村瀬 友彦

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

(72)発明者 佐藤 了平

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

(72)発明者 松崎 永二

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

(72)発明者 石垣 正治

東京都千代田区神田駿河台四丁目6番地株 式会社日立製作所家電・情報メディア事業 本部内